TSMC: i prezzi dei wafer a 2 nm e 1,4 nm salgono alle stelle

Il costo per singolo wafer dei futuri semiconduttori realizzati con il processo produttivo N2 a 2 nanometri di TSMC è destinato a raggiungere la cifra di 30.000 dollari, segnando un incremento di circa il 66% rispetto ai già costosi chip a 3 nanometri.

Questa escalation dei prezzi, riportata dal quotidiano taiwanese Commercial Times e giustificata da TSMC con gli enormi investimenti necessari per la costruzione delle nuove fabbriche - fino a 725 milioni di dollari per impianto -, alimenta ulteriormente il dibattito sulla validità residua della Legge di Moore, dato che, secondo alcune analisi, il costo per singolo transistor non registra una diminuzione significativa da oltre un decennio.

Nonostante l'aumento dei prezzi, attori di primo piano come Apple, AMD, Qualcomm, Broadcom e Nvidia sarebbero già pronti a piazzare ordini per la tecnologia N2 entro la fine dell'anno, potenzialmente saturando la capacità produttiva dell'impianto TSMC in Arizona dedicato a questo nodo.

PREZZI ALLE STELLE PER I PROSSIMI CHIP

Apple dovrebbe essere il primo cliente a beneficiare della tecnologia N2, che verrà impiegata per il SoC A20 destinato all'iPhone 18 Pro, il cui lancio è previsto per il 2026. Anche i processori Nova Lake di Intel, progettati per il segmento desktop e laptop di fascia alta, sfrutteranno il processo N2 e sono attesi anch'essi nel 2026. La produzione di prova dei chip N2 è verosimilmente già in corso, con l'avvio della produzione di massa programmato entro la fine del 2025.

I tassi di rendimento sono attualmente in fase di miglioramento, con quelli per le memorie SRAM da 256Mb che avrebbero già superato il 90% e TSMC prevede di produrre decine di migliaia di wafer N2 entro la fine del 2025, avendo già delineato i passi successivi: i processi N2P e N2X, attesi per la seconda metà del 2026, promettono ulteriori incrementi prestazionali e di efficienza energetica.

Per affrontare il problema del "power leakage" con geometrie così ridotte, i nodi a 2nm di TSMC utilizzeranno architetture transistor Gate-All-Around, successivamente, si entrerà nell'era Angstrom (con nodi come A16 e A14, previsti non prima del 2028), che introdurranno la "backside power delivery" ma vedranno i costi per wafer salire fino a 45.000 dollari, rendendoli accessibili solo ai clienti più facoltosi.

ANCHE INTEL SI RAFFORZA

Nel frattempo, Intel non sta a guardare e punta a superare la roadmap di TSMC. L'azienda americana ha recentemente avviato la produzione di rischio del suo nodo A18, che integra anch'esso tecnologie GAA e backside power delivery. I primi chip Intel basati su questo processo, destinati alle CPU per laptop della famiglia Panther Lake, sono attesi sul mercato già entro la fine di quest'anno.

Ora resta da capire quale sarà l'impatto sui prodotti finali che useranno i chip realizzati con queste tecnologie. Nel corso degli ultimi anni abbiamo assistito all'aumento dei costi continuo per i SoC di fascia alta e sembra che il trend non sia destinato ad invertirsi nel breve periodo.